tags
type
status
date
slug
summary
category
password
icon

数制

数制关注：范围range、分辨率resolution、精度accuracy

定点数fixed point numbers

一个固定的模或者基数base/radix
Binary-2 Decimal-10 Octal-8 Hex-16
Why do computer programmers confuse Christmas and Halloween? Because Dec 25=Oct 31
bit=1 nibble=4 byte=8 word=16 double word=32 (单位bit)

进制转换

  • r进制转10进制
, where
  • 十进制转r进制
整数部分：不断//r；从→ 小数部分：不断*r，取出整数部分作为结果，然后再对小数部分操作；从r→

Complement code

Def (r-1)’s complement反码
，按位取反（变成）即可
Def r’complement补码
，反码+1
Note 小数取补码，只需要当做小数点不存在。因为两个定点小数的加减法只需要先乘使其变成整数，按照整数加减后再乘还原小数点的位置。
N-M 就是 N+M的补码。如果有溢出说明N>M得到正数，否则说明N<M得到负数（的补码）
  • a+b=c溢出分析
insight：不同符号数的运算一定不会溢出
方法1：如果ab符号位相同，且不同于c的符号位，发生溢出
方法2：如果（符号位进位）与（符号位前一位进位）不同，则发生溢出

BCD code(8-4-2-1)

把十进制每一位变成4bit二进制，然后拼接
例
加法：4位一起处理，如果超过9则在该位+(0110)
notion image
减法：求9-补码。BCD码本质还是Dec

2421 code

MSB权重从8变成了2。 好处是相对于9互补。

Excess-3 code

在BCD码的基础上+3，这样也能形成互补
notion image
notion image

Gray code

相邻两个码字之间仅有1位不同。这样避免了各个bit的变化有快慢、在变化过程中出现错误码字的情况
构造方法：逐位向高位扩展，保持镜像对称
notion image
二进制转格雷码：若则，否则为1。最高位与0比较
格雷码默认生成个码字，但任意偶数个码字都可以对称的截取且仍然满足相邻两个码字之间仅有1位不同，例如excess-3 gray code

Error-detecting code

  1. 接收到异常码字，如BCD接收1011
  1. 校验位

Error-correcting code

Def code distance编码距离：有效码字之间最小bit差异
notion image
将非编码码字就近判定为正确的码字。比如码距为3时，可以纠正1bit的错误。
mindis=2c+d+1，c为可纠错bit数，d为可追加检错bit数（即错1~c个能纠正，错c+1~c+d个能检出错）
  • Hamming code dis=3
例，引入124位作为校验位，对其余信息位进行交叉的奇偶校验
  • 二维编码
notion image
比如先对每一行生成校验码，再对每一列（包括刚才生成的校验码）生成校验码。这样信息位变动一个，会导致有列变化一个码字。而每一列变一个码字就会贡献的码距。
故而

布尔代数

Properties of Bool Algebra

  • Duality: and与or互换，0与1互换（输入变量不需要取补！），等式仍然成立
  • Distribution law:
      • (from duality)
  • Absorption law:
  • Merge law:
  • De Morgan’s law:
  • Inclusion law: （）
      • （）
AND OR XOR XNOR满足交换律和结合律，可以很方便的级联扩展
但NAND NOR只满足交换律不满足结合律，直接级联并不能扩展为多输入门
单单用NAND门或者NOR门就可以实现所有的电路
电路的逻辑有两种，组合逻辑（输出只与当前输入有关）和时序逻辑（输出还与之前时刻的状态有关）

组合逻辑

积之和&和之积

积之和(SOP)：所有f=1的项加起来，如 。如果每一项都是最小项，那么称为正则积之和。
和之积(POS)：所有f=0的项的非乘起来，如。如果每一项都是最大项，那么称为正则和之积。
任何“或-与”电路可以用具有相同拓扑结构的“或非-与非”单路实现（p30）

卡诺图

注意4变量卡诺图除了左右边、上下边相邻，四个角也是相邻的
5变量卡诺图由两张4变量卡诺图组成，对应位置都为1则可以消去x5
对SOP形式，覆盖所有1；对POS形式，覆盖所有0。两种方法的消去变量的方法是一致的，下面均以SOP为例

最小化策略

  • 字符(literal)：乘积里有几项就是几个字符，x和x’是不同的字符
  • 蕴含项(Implicant)：该项对应框内全是1
  • 质蕴含项/素项(Prime Implicant)：不能被包含进字符数更少（框更大）的蕴含项中
  • 覆盖：所有框加起来盖住所有1
  • 成本：总逻辑门数量+所有逻辑门的输入数，并假定原始输入的非可以无成本获得
  • 基本质蕴涵项(Essential Prime Implicant)：包含了一个最小项，该最小项不在其他质蕴涵项中。容易发现，基本质蕴涵项必须被包括在一个覆盖中

无关项

永远不会出现的输入的组合。可以根据方便任意的赋值为0或1，在卡诺图中用d表示

多输出电路

对多输出电路，由于部分电路可以共享，整体成本最小的方式可能不是让各自的成本都最小，以上寻找基本质蕴涵项的方法不成立

硬件描述语言(HDL)

Analysis: network ⇒ function
Synthesis: function ⇒ network
Verilog HDL或VHDL是通用的硬件描述语言。
逻辑综合：把Verilog编译成逻辑电路
功能仿真：验证零时延逻辑门能否实现功能
时序仿真：考虑时延验证功能

全加器

  • 半加器
      • 本位，进位
  • 全加器
      • 加上前一位的进位
      notion image
      其中异或定义为，其本质上是和mod2
      异或门的另一个作用是：用信号x控制信号y
      另外同或：
      一个全加器可以用两个半加器构成

CMOS

基本结构

上拉网络用PMOS（图上有圈），输入自带非；下拉网络用NMOS，输出自带非
如果下拉网络的函数为，上拉网络函数应与其相等，为。又因为上拉网络输入自带非，下拉网络输出自带非，故PMOS网络只需要在结构上与NMOS形成对偶（串↔并互换），即可构成CMOS结构
notion image
下面我们需要关注MOS器件的静/动态电气特性，主要是为了保证我们设计的电路确实呈现出预期的逻辑运算
notion image
测试条件中Min=5V*(1-10%)=4.5V，Max=5V*(1+10%)=5.5V
Typ.代表条件为VCC=5V，25°C时的typical value

噪声容限Noise Margins(DC)

输出0/1极限、与输入判定的0/1极限、之间的差距。
输入极限一般为VCC的30%和70%
notion image
以右图为例，输入判定0/1的极限为1.35V/3.15V；输出0/1的极限为0.1V/4.4V，故高低电平噪声容限均为1.25V
和有两个值，取决于输出电流是大还是小（TTL逻辑orCMOS逻辑），在这里我们关注纯CMOS电路，此时输出电流很小(<20uA)。图中划线是错误的

输入电流

、分别表示在输入高/低电平时能流入MOS管的最大电流。负号表示流出

Fan-out(DC)

、表示在维持输出电平满足的条件下，能从输出端流入(sink)MOS管的最大电流。负号表示流出(source)
sink：从电源流经负载，由MOS再到地（负载→MOS）
source：从电源流经MOS，由负载再到地（MOS→负载）
notion image
fan-out表示MOS管的输出能驱动器件的个数，为和中的较小值
如果负载是阻性网络，简化为戴维宁电路，在极端输出电压情况下看有没有超过输出电流的限制

导通电阻

对MOS而言，输出高电平可以认为上拉电阻Rp很小，下拉电阻Rn很大；输出低电平反之
当输入较理想时，可以认为较大的=inf，较小的可以通过和计算。一般地，我们考虑极端情况下的，我们只关心电路能不能正确运行，并不关心具体的电压是多少
当输入电平没有那么理想，Rp+Rn将会变小，此时将会有一个不小的静态电流和静态功耗

转换时间Transition Time

输出在高低电平之间转换需要的时间，在实际波形图中，计算两个阈值之间的时间（即在undefined区域所花的时间）。0→1和1→0的转换时间可能不同

传输延迟Propagation Delay

对某个信号线路而言，输入变化引起输出变化所需时间
notion image
关键路径：传输延迟最大的路径，决定了工作频率的上限
f一定时，VDD越大，等效的Rp/Rn越小，从而传输延迟越小。这里有功耗和性能的trade-off
然而，在功率密度一定的时候，降低VDD能提升速度，这是因为我们可以取更大的f

功耗

静态功耗一般很小（16nm以下就不能忽略了）
动态功耗
其中为power-dissipation capacitance。MOS管在转换时会有短暂的上下均导通，引入等效电容来衡量
代表负载电容
f代表切换的频率。当然负载电容上信号变化频率可能与系统工作频率不同

尺寸微缩

  • 功率密度
.当尺寸变为1/S，N→S^2N，C→1/SC
如果我们同时让V→1/SV，那么f→Sf
因此功率密度一定时，通过缩小尺寸，我们可以提升晶体管数量，同时提升频率
但实际上电压不能一直反比缩放，过小的电压难以控制电流。因此现在微缩时电压基本不变，这就会导致P→S^2P
  • 延迟
R~L/W，C~WL，因此延时T~L^2。通过缩小L我们可以降低延迟；W的影响不大

漏极开路门电路

把上拉回路变成电阻。当NMOS输出1，等效的Rn很大，与Rup分压，差不多可以实现输出Vcc
好处：
  1. 能实现较大电流驱动，如果PMOS上拉电流就会比较小
  1. 方便驱动多源总线，比三态门管子少
  1. 直接把输出的导线接在一起而没有烧毁的风险，因为Rup可以控制最大输入电流，从而实现“线与”
坏处：
  1. 集成电路中电阻难以实现，一般需要用MOS管钳位
  1. 电阻一般较大，从而时延较大

三态输出门

高阻态”Z”，类似于电压表，“悬浮”，不对电路产生影响
用于把多个输出挂到总线上而不至于烧毁

传输门

EN=0两个管均不导通，EN=1总有一个管导通
可以传递模拟信号，是双向的

闩锁效应

如果输入信号低于GND或者高于VCC，容易形成自锁，在电源和GND之间形成大电流。解锁只能切断电源
USB设计：电源线长于信号线，确保先接上信号
相关文章
课程须知
机器学习
奇幻文学
计算系统
1T2R机器学习