tags
科研
type
Post
status
Published
date
Feb 28, 2025
slug
1T2R
summary
category
摸鱼的笔记
password
icon
Yue, W., Jing, Z., Ye, L., Xiao, T., …, Yan, B., and Yang, Y. (2025). A 40nm 48.7F2/bit 1T2R Resistive Memory Bitcell Array For Adaptive Vector-Symbolic In-Memory Computing (accepted). In 2025 European Solid-State Electronics Research Conference (ESSERC), IEEE.
- 存储空间
考察图的大小,稀疏度
普通架构1T1R vs 分块架构1T1R vs 分块架构1T2R vs 分块架构双bit1T2R
浮点数转为INT8
单值
1T1R→1bit
1T2R→1bit
双bit的1T2R→2bit
多值
一个器件4种状态2bit
1T1R→2bit
1T2R→2bit
双bit的1T2R→3bit或10个态
- 加速比
- 能耗
- 网络结构+模型参数
- Compressed Sparse Column Format(CSC)
data按照列优先存储数据
indices表示data中每个数所在的行索引
indptr表示每列非零元素在data中起始和结束位置
st-gcn

- Image integration:
,取样函数
,c维的特征函数
- Image→Graph
redefine fin&p&W
,定义为与节点边数≤D的节点集合。这里我们固定D=1
labeling function。其中和都是针对,K是分组的组数。这样一共分为组。
第一种uniform。
第二种distance。根节点,邻居
第三种spatial configuration。所有节点的空间位置取平均为“重心”。根节点,比根节点离重心更近,否则
- st-gcn
,(element-wise product)
(V*c’)=(V*V)(V*V)(V*V)(V*c)(c*c’)
V=25, c=3,64,128,256
,3*9=27(对于第三种)
batchnorm→3→64^3→128^3→256^3→softmax
- 作者:Tianyao Xiao
- 链接:https://xty27.top/article/1T2R
- 声明:本文采用 CC BY-NC-SA 4.0 许可协议,转载请注明出处。






.webp?table=block&id=25c9eb83-9bee-807c-9d8c-f33f89eaa541&t=25c9eb83-9bee-807c-9d8c-f33f89eaa541)

.webp?table=block&id=1699eb83-9bee-80e2-ac22-cdd02ade2526&t=1699eb83-9bee-80e2-ac22-cdd02ade2526)